Artikel ini asli untuk Forum EETOP
Penulis: wbmliuh @ 163 (nama pengguna forum)
Asli:
Konsep estimasi area chip
Bagian utama dari area chip dibagi menjadi tiga bagian
IO: sinyal chip dan power pad, dll.
Sel standar: menyadari logika fungsional chip
Blok makro: IP pihak ketiga (PLLDAC POR Memory .etc)
Estimasi area chip adalah proses penghitungan luas total bagian utama ini melalui informasi pustaka dari proses target, spesifikasi desain, informasi desain sebelumnya, dan laporan komprehensif dari beberapa IP.
Gambar 1, IO, Sel standar, blok Makro
Proses spesifik estimasi area chip
Dapatkan informasi area
Dapatkan area IO: Dapatkan panjang, lebar, dan ukuran berbagai IO melalui file pustaka IO dari proses target, lalu hitung jenis pad dan nomor dalam dokumen spesifikasi, pin_list sesuai dengan desain kami.
Memperoleh Area sel standar: statistik dapat diperoleh melalui sintesis IP individu, dan departemen proyek konversi dapat memperolehnya sesuai dengan laporan komprehensif dari desain asli seluruh chip. Untuk IP tanpa RTL lengkap, perancang dapat memberikan perkiraan berdasarkan kompleksitas IP. Jumlah gerbang logika efektif dihitung dengan jumlah gerbang logika ekivalen *.
Gerbang logika setara: Kompleksitas desain digital umumnya dievaluasi oleh jumlah gerbang logika yang setara. Gerbang logika setara umumnya berukuran standar (kapasitas drive minimum) Gerbang NAND representasi A (Gerbang 10k) di bawah proses target ) B (um2) = C (mm2), SMIC 110nm B = 4,12.
Memperoleh area blok Makro: file IP yang disediakan oleh penyedia IP pihak ketiga akan memiliki bentuk dan luas, dan file memori yang dihasilkan oleh Memorycompiler juga akan memiliki bentuk dan luas memori
Beberapa metode estimasi luas
Dengan tiga informasi dasar di atas tentang wilayah tersebut, maka luas wilayah dapat diperkirakan.
Pertama, kita perlu mengonversi informasi area yang diperoleh dari sel Standar dan blok Marco, dan mengubah sel Standar (jika total luas sel Standar memerlukan SCAN tetapi tidak memasukkan SCAN, itu perlu dikalikan dengan penambahan luas setelah SCAN, nilai empiris 105%) terutama karena kepadatan , luas total sel Standar perlu dibagi dengan nilai kepadatan, dan blok makro terutama disebabkan oleh penyumbatan, yang membutuhkan panjang dan lebar blok makro ditambah dua kali lebar penyumbatan untuk membuat produk.
kepadatan: karena waktu chip dan alasan lain, area yang digunakan untuk menempatkan sel standar tidak dapat sepenuhnya diisi oleh sel standar (bagian biru pada Gambar 2). Total area sel standar mewakili persentase area yang digunakan untuk menempatkan sel standar Itu adalah kepadatan.
Gambar 2 Sel standar, area idle (termasuk kabel daya)
Penyumbatan: IP pihak ketiga (kebanyakan IP analog, kotak biru di tengah Gambar 3) Untuk mencegah gangguan listrik di lingkungan periferal, diperlukan area kosong tertentu dalam dokumen atau dikelilingi oleh power ring. Bagian dari area ini adalah penyumbatan.
gambar 3
Batas Pad
Dalam hal ini, semua IO chip dikemas dengan rapat di empat sisi, dan area di tengah lebih besar daripada jumlah sel Standar dan blok Makro yang dikonversi. Karena IO di keempat sisi sudah penuh, tidak ada cara untuk menyusut, jadi area utama chip ditentukan oleh pengaturan IO. Area area ini tidak perlu diperkirakan oleh teknisi back-end untuk mengatur IO secara langsung
2. Batas Inti
Dalam hal ini, semua IO chip dikemas dengan rapat pada empat sisi, dan area di tengah lebih kecil dari area CORE (jumlah sel Standar dan blok Makro yang dikonversi). Pada saat ini, area CORE menentukan ukuran area chip.
Dalam Core Limit, jika desain mensyaratkan unit lain tidak dapat ditempatkan pada cincin IO, INTI akan dianggap sebagai persegi dalam perkiraan (karena persegi membuang area terkecil pada wafer saat chip diproduksi, dan juga bermanfaat untuk memiliki kabel daya internal chip, mengurangi IRdrop), tambahkan akar kuadrat dari nilai area ke panjang sisi persegi ditambah dua kali lebar cincin (power ring, dll.) Dengan lebar tetap atau persentase panjang sisi, ditambah dua kali tinggi IO, lalu kuadrat Dapatkan area bodi utama chip.
Pada Core Limit, jika desain tidak membutuhkan unit lain untuk ditempatkan pada ring IO, maka estimasi dilakukan dengan menambahkan area CORE dan area IO.
Saat chip diproduksi, banyak chip berada pada wafer dan chip perlu dibagi dengan mesin potong dadu.Pada saat ini, ruang yang disediakan untuk chip yang dibagi adalah garis juru tulis. Dalam proses membagi chip dan transportasi serta pengemasan chip, chip Tekanan pada bagian tepi akan berubah, dan desain perlu membuat area pasif (sealring) di sekitar chip untuk melindungi chip dari fungsi retak dan pelindung serta tahan lembab.
Dengan cara ini, luas seluruh chip adalah panjang sisi bodi utama chip (kuadrat dari area bodi utama) ditambah dua kali lebar garis juru tulis dan dua kali lebar cincin penyegel lalu persegi.
- Pemilik toko itu menghilang secara misterius di dalam toko. Selama pengawasan, kedua pria itu membawa koper yang berat dan menarik perhatian polisi ...
- Tidak peduli seberapa baik hubungan itu, jangan meminjam kelima hal ini begitu saja! Konsekuensi yang sangat serius!
- Benar saja, batas harian! Mengapa ekuitas Gree berubah begitu mencolok? Di balik drama reformasi campuran perusahaan milik negara tahun ini! Tema mungkin meledak
- Apakah keamanan Jepang buruk? Sepuluh SUV keselamatan teratas dalam ulasan AS: Jepang memiliki tujuh kursi!
- Jalan makanan lain dihancurkan? Kenangan Shanghai kuno semuanya ada di sini, pergi lagi sebelum menghilang